cover image
ELSYS DESIGN SA

Ingénieur(e) Vérification SoC F/H

On site

Vallauris, France

€ 50,000 /year

Full Time

05-01-2026

Share this job:

Skills

Test VHDL

Job Specifications


Dans le cadre de 2 nouveaux projets automobiles pour des futures systèmes autonomes et connectés, la mission consiste à prendre en charge la vérification bloc/top level de SoC complexes :

Les principaux objectifs des postes sont :

Analyse de l'architecture
Rédiger la plan de vérification bloc (PCIx, DMA, HSM, PMU...)
Rédiger les plans de test
Implémenter et exécuter les testcases en UVM/SsystemVerilog ou dirigé (VHDL/C)
Debug puis remontée au designer

 

 

L'agence de rattachement de cette offre se situe à Nice-sophia-antipolis.

Profil recherché
Maitrise d'un langage de description RTL (Verilog ou VHDL)
Connaissance du SystemVerilog et de la méthodologie UVM
Anglais courant (écrit et oral)

 

About the Company

Embedded systems: your passion, our expertise. ELSYS Design is an engineering company specialized in the design of embedded electronic systems. We have four main areas of expertise: microelectronics (FPGA, ASIC, SoC), hardware, embedded software, and systems. We primarily operate from our offices, serving clients from various sectors (energy, space, semiconductor, automotive, railway, defense, aerospace, telecommunications, IoT, medical, security, multimedia, etc.). Joining ELSYS Design means: Sharing a passion for tech... Know more